Truy cập ngẫu nhiên nghĩa là bất kì một ô nhớ nào cũng đều có thể được đọc và ghi theo bất kì thứ tự nào.

Mỗi bit trong 1 thanh SRAM được chứa trong 4 transistor tạo thành 2 cặp chéo nhau. Ô chứa này có 2 trạng thái 0 và 1. Ngoài ra còn 2 transistor được sử dụng điều khiển quyền truy cập tới một ô nhớ trong quá trình đọc và ghi. Tổng cộng, cần 6 transistor để chứa 1 bit bộ nhớ.

Truy cập tới cell được kích hoạt bởi word line (WL ở trong hình) vốn điều khiển 2 transistor truy cập M5 và M6, và khi tới lượt, điều khiển cho tới mỗi cell sẽ được kết nối tới các đường bit: BL và BL. Đường bit được sử dụng để truyền dữ liệu cho cả hai tác vụ đọc và ghi. Mặc dù việc có cả hai đường bit là không bắt buộc, những hầu hết đều cung cấp cả hai để cải thiện biên nhiễu tín hiệu.

Kích thước của một bộ nhớ SRAM với m đường địa chỉ và n đường dữ liệu là 2m từ, tức 2m × n bit.